[디지털비즈온 이호 기자] 과학기술정보통신부(장관 이종호, 이하 ‘과기정통부’)는 한국과학기술원(총장 이광형, 이하 ‘KAIST’) 유회준 교수 연구팀이 국내 최초로 DRAM 메모리 셀 내부에 직접 연산기를 집적하여 인공지능 연산을 수행하는 PIM 반도체인 ‘다이나플라지아(DynaPlasia)’를 개발했다고 밝혔다.
PIM(Processing-In-Memory)이란 하나의 칩 내부에 메모리와 프로세서 연산기를 집적한 차세대 반도체로, 메모리와 프로세서가 분리되어 있는 기존 컴퓨팅 구조(폰 노이만 구조, Von Neumann Architecture)에서 발생하는 데이터 병목현상 및 과다한 전력 소모 문제를 해결할 수 있다.
기존에도 PIM 반도체가 개발되기는 했지만, 대부분 셀 하나에 8개 이상의 트랜지스터가 필요한 SRAM-PIM 방식이거나, 기존 PIM과 같이 DRAM 기반 PIM으로 구현되었더라도 연산기를 메모리 셀 어레이의 내부가 아닌 외부에 근접하게 배치하는 디지털 PIM(Near Memory PIM) 방식이었다.
이러한 디지털 PIM 방식은 메모리와 연산기 사이의 거리를 줄이고 대역폭을 넓혀 데이터 병목현상은 감소하였지만 메모리 셀 내부에 직접 연산기를 집적하여 연산성능을 올리지는 못했다.
이번에 연구팀이 발표한 ‘다이나플라지아(DynaPlasia)’는 아날로그형 DRAM-PIM 기반 AI 반도체로, 3개의 트랜지스터만으로 셀을 구성하였으며, 메모리 셀 내부에 연산기를 집적하고 높은 병렬성과 에너지 효율의 아날로그 연산 방식을 이용하여 집적도와 연산기능을 획기적으로 향상시켰다.
뿐만 아니라, 누설전류 내성 컴퓨팅을 통해 모든 메모리 셀들이 병렬로 동작할 수 있도록 하여 기존 디지털 DRAM-PIM 방식 대비 약 300배 높은 병렬성으로 15배 높은 데이터 처리량을 보인다.
또한, 기존 아날로그형 PIM 반도체에서는 메모리와 연산기, 그리고 아날로그-디지털 데이터 변환기를 별도로 구현하여 고정된 하드웨어 구조를 사용하였는데, 이번 연구에서는 세계 최초로 하나의 셀이 메모리, 연산기, 데이터 변환기의 기능을 동시에 지원할 수 있는 ‘트리플-모드 셀’을 개발했다.
이에 따라, 기존 아날로그형 PIM 반도체는 연산 회로 자체의 잠재적 성능이 높더라도 고정된 하드웨어 구조로 인해 실제 인공지능 연산에서는 모델에 따라 성능이 저하되어 적용이 어려웠으나, ‘다이나플라지아’는 ‘트리플-모드 셀’을 이용, 실제 인공지능 연산에 맞춰 하드웨어 구조를 형성하는 동적 코어 형성 아키텍처로 기존 아날로그형 PIM 반도체보다 2.5배 가량 높은 효율성을 얻는다.
이번 연구는 과기정통부 ‘PIM인공지능반도체핵심기술개발(설계)’ 사업을 통해 설립된 ‘PIM반도체 설계연구센터(이하 ‘PIM-HUB’)’에서 진행되었으며, 지난달 미국 샌프란시스코에서 개최된 국제고체회로설계학회(ISSCC)에서 발표됐다.
‘PIM-HUB’는 반도체 대기업과 산·학·연 간 협력을 강화하기 위해 지난해 6월 개소했다. 삼성전자와 SK하이닉스가 운영위원으로 참여하며 상호 인력파견 및 공동연구 수행, 인력양성을 위한 교육과정 공동개발 등 인력교류를 추진하고 있다.
KAIST 유회준 전기및전자공학부 교수는 “이번 연구는 기존 인공지능 반도체가 가지고 있던 메모리 병목현상을 해소할 뿐만 아니라, 높은 처리량과 가변성을 갖는 고메모리 용량의 DRAM-PIM을 개발했다는 점에서 의미가 크다.
본격적인 상용화에 성공할 경우, 최근 더욱 거대해지고 다양해지는 인공지능 모델에서도 높은 성능을 보일 수 있을 것”이라고 연구의 의의를 설명했다.
과기정통부 전영수 정보통신산업정책관은 “PIM반도체 기술은 메모리 반도체 기술에 강점을 보유한 우리나라가 앞서나갈 수 있는 잠재력이 높은 분야”라며, “글로벌 최고 수준의 초고속·저전력 인공지능 반도체를 개발할 수 있도록 하드웨어 뿐 아니라 국산 인공지능 반도체를 데이터센터에 적용하기 위해 필요한 소프트웨어 및 클라우드 관련 기술개발까지 적극적인 지원을 아끼지 않겠다”고 밝혔다.
▲PIM 발전 방향
기존에 메모리와 프로세서(CPU/GPU/NPU)가 다른 칩에 분리 되어있는 폰-노이만 구조는 메모리 입출력 병목에 의한 속도저하 및 전력소모로 성능과 효율성이 제한된다. 기존 디지털 DRAM-PIM은 연산기를 메모리 아래 집적하여 외부 메모리 접근은 줄이지만 연산기의 숫자는 여전히 제한되어 있다. 이번에 개발된 Analog형 DRAM-PIM “DynaPlasia”는 메모리 셀마다 연산기가 집적되어 메모리 대역폭도 최대화될 뿐 아니라 메모리 셀 수만큼 연산기가 집적되어 높은 처리량과 효율성을 보인다.
▲DynaPlasia 인공지능 DRAM-PIM 칩(Chip)
다이나플라지아(DynaPlasia) 인공지능 D램-PIM 칩(Chip)은 고집적도-고성능 DRAM 기반 구현으로 기존 세계 최고수준보다 2배 이상 많은 9600Kb의 메모리를 집적하고, 높은 벤치마크 성능을 위해 다양한 인공지능 모델에 하드웨어 구조를 맞춰 변화하도록 개발된 프로세싱-인-메모리 칩이다.
▲트리플-모드 DRAM-PIM 셀
기존 프로세싱-인-메모리 프로세서들은 집적도가 낮은 SRAM 기반 구현으로 용량에 제한이 있었다. 개발한 DynaPlasia는 셀 하나에 3개의 트랜지스터만을 사용해 높은 집적도와 처리량을 달성하고, 병렬 연산으로 높은 처리량를 달성했다. 또한 트리플-모드 셀은 목적에 따라 연산기와 메모리 사이에서 동적 리소스 전환으로 더욱 속도를 향상 시킬 수 있다.
▲PIM 기반 동적 코어 형성 아키텍처
인공지능 모델을 구성하는 여러 레이어는 그 형태에 따라 다른 하드웨어(코어) 구조에서 최적화된 성능을 보인다. 기존 프로세서들은 고정된 코어 구조를 사용하여 다양한 모델을 지원할 때 성능이 제한되어 있었다. 개발한 DynaPlasia 칩은 모델 구조에 맞춰 동적으로 하드웨어 구조를 형성하여 높은 에너지 효율을 보인다.
▲DynaPlasia 데모
실시간 물체 인식 시스템에서 DynaPlasia 칩에 다양한 인공지능 모델 구조에 맞춰 성능을 최적화 할 수 있다. 각각의 인공지능 모델 (심층신경망)은 여러 레이어로 구성 되어있는데, 모델 구조가 변경 되면 각 레이어에 맞게 하드웨어 구조가 변경된다.
또한 하드웨어 구조 변경에 따라 메모리와 연산기간에 리소스가 동적으로 전환 되는 것을 확인할 수 있다.